颠末优化的EDA 和 IP 周全解决方案为台积公司 N2 和 A16 工艺带来强化的计较机能、功耗和工程出产力

摘要：

由Synopsys.ai赋能、可投入出产的人工智能驱动EDA流程面向N2工艺可实现全球领先的成果质量，并加快科技行业带领者的设计节点迁徙

在台积公司的A16工艺上开辟全新背侧电源交付功能，以实现高效的电源分派和系统机能

新思科技联袂台积公司和Ansys结合开辟撑持CoWoS互联封装的多物理场流程，以应对热和电源完全性挑战

新思科技 3DSO.ai可供给人工智能驱动的系统设计阐发，撑持台积公司3DFabric手艺并实现行业领先的成果质量

面向台积公司进步前辈节点上开辟的全新40G UCIe、HBM4和3DIO IP优化了延迟、功耗、机能和面积

加州桑尼维尔2024年10月8日/美通社/ --新思科技（纳斯达克股票代码：SNPS）近日公布，与台积公司深化合作，面向台积公司的进步前辈工艺和3DFabric手艺供给全球领先的 EDA和IP解决方案，延续加快人工智能和多芯片系统设计的立异。人工智能利用对计较能力的火急需求要求半导体手艺加快立异。新思科技和台积公司已合作无懈数十年，鞭策业界领先的Synopsys.ai™赋能、人工智能驱动EDA周全解决方案和2.5/3D多芯片架构迁徙完全解决方案的成长，为将来十亿至万亿晶体管的人工智能芯片设计摊平了道路。

台积公司生态系统与同盟治理部分负责人Dan Kochpatcharin暗示：“台积公司很兴奋能与新思科技合作，针对基在台积公司进步前辈工艺和3DFabric手艺的人工智能设计的严苛计较需求，开辟领先的EDA和IP解决方案。近期，我们和新思科技在人工智能驱动的EDA套件和颠末硅验证的IP方面的合作功效，帮忙我们的配合客户显著提高了出产力，并为进步前辈的人工智能芯片设计供给了超卓的机能、功耗和面积。”

新思科技EDA产物治理高级副总裁Sanjay Bali暗示：“几十年来，新思科技一向与台积公司合作无懈，面向台积公司各代进步前辈节点供给使命要害型EDA和IP解决方案。这类合作关系有助在帮忙我们的配合客户在万物智能时期加快立异，鞭策半导体设计的将来成长。我们正在配合冲破手艺的边界，不竭实现机能、能效和工程出产力方面的冲破性进展。”

新思科技人工智能驱动的EDA设计流程提高PPA和工程出产力诸多全球领先科技企业已采取Synopsys.ai赋能、人工智能驱动的EDA流程，在N2工艺长进行进步前辈的芯片设计。

联发科公司副总裁吴庆杉暗示：“新思科技颠末认证的Custom Compiler和PrimeSim解决方案提高了机能和出产率，让我们的开辟者可以或许知足在台积公司N2工艺长进行高机能摹拟设计的芯片需求。扩年夜与新思科技的合作，使我们可以或许充实操纵其人工智能驱动流程的全数潜力，加速我们的设计迁徙和优化工作，改良向多个垂直范畴交付业界领先SoC所需的流程。”

另外，新思科技正在与台积公司合作，在新思科技数字设计流程中开辟针对台积公司A16 工艺的全新背侧布线功能，以解决电源分派和旌旗灯号布线问题，从而实现设计机能效力和密度优化。可互操作的工艺设计东西包（iPDK）和新思科技IC Validator™物理验证运行集可供开辟团队处置日趋复杂的物理验证法则，并高效地将设计过渡到台积公司N2手艺。

为了进一步加快芯片设计，新思科技和台积公司经由过程台积公司的云认证，在云上启用新思科技的EDA东西，为两边客户供给云停当的EDA东西，这些东西可供给切确的成果质量，并与台积公司进步前辈的工艺手艺无缝集成。新思科技的云认证东西包罗综合、结构布线、静态时序和功率阐发、晶体管级静态时序阐发、定制实现、电路仿真、EMIR阐发和设计法则查抄。

EDA周全解决方案鞭策多芯片立异新思科技、Ansys和台积公司延续深化合作，基在本身的全球领先解决方案，经由过程周全的系统阐发流程应对多芯片设计所面对的复杂的多物理挑战。这一全新流程是基在新思科技 3DIC Compiler同一的架构摸索到签核平台，集成了3DSO.ai和针对数字和3D集成电路的Ansys RedHawk-SC™电源完全性签核平台，加强了热阐发和电压降感知时序阐发。新思科技3DIC Compiler是经台积公司认证的平台，可撑持3Dblox和台积公司的3DFabric，此中包罗TSMC-SoIC®（系统集成芯片）和CoWoS封装手艺。

Ansys半导体、电子和光学营业副总裁兼总司理John Lee暗示: “我们与新思科技、台积公司的合作表现了我们配合致力在鞭策立异和实现人工智能和多芯片设计的将来。我们正在配合应对多芯片架构中固有的多物理挑战，帮忙我们的配合客户在新思科技全新的设计情况中实现芯片、封装和系统级效应的黄金签核精度。

操纵经硅片验证的IP下降风险新思科技周全的多芯片测试解决方案，可与新思科技UCIe和HBM3 IP一同利用，确保多芯片封装在制造测试和现场进程中的健康状态。经由过程与台积公司合作，新思科技操纵台积公司的CoWoS内插手艺，开辟了一款测试芯片，周全撑持测试、监控、调试和修复功能。诊断、可追溯性和使命模式旌旗灯号完全性监控可实现设计中、试运行中、出产中和现场优化，以到达猜测性保护等目标。用在UCIe PHY的监控、测试和修复(MTR) IP可在芯粒、芯粒到芯粒接口和多芯粒封装层面供给可测试性。

新思科技UCIe和HBM3 IP解决方案在N3E和N5工艺手艺上获得了多项硅成功，加快了IP集成并最年夜限度地下降了风险。新思科技全新开辟的UCIe IP工作速度高达40G，无需增添面积便可实现最年夜带宽和能效，而HBM4和3DIO IP解决方案则加快了台积公司进步前辈工艺上3D堆叠芯片的异构集成。